

Entwicklung logischer Schaltungen mit GALs

Die GALs 16V8 und 20V8 ersetzen Standard-Logikbausteine, ideal für Entwicklung und Kleinserien

Franz Fiala

DSK-361,362; LIT-95,97,98

Aufbauend auf Kenntnisse über grundlegende Schaltungstechnik mit logischen Schaltelementen, können Sie mit den folgenden Hinweisen selbst eine Logische Schaltung konstruieren, minimieren und in einem GAL-Baustein programmieren.

Dieser Streifzug durch die Vorgangsweise bei der Entwicklung logischer Schaltkreise stammt aus einer Laborübung, die mit einer Kolleg-Klasse in den zwei Teilen **kombinatorische Logik** und **sequentielle Logik** durchgeführt wurde. Zu jedem Teil wählt die Gruppe eine Aufgabe. Die Durchführung beziehungsweise Ausarbeitung umfaßt:

- den Aufbau der Schaltung sowohl in traditioneller TTL- oder CMOS-Logik als auch mit einem programmierbaren Baustein GAL20V8,
- die Minimierung der Wahrheitstabelle mit den Rechenregeln und mit Karnaugh-Diagramm,
- die Programmierung des GAL-Bausteins, sowohl direkt im JEDEC-File als auch mit dem Logik-Compiler ABEL.

Die vorliegende Arbeitsunterlage enthält alle Hinweise für die Vorgangsweise.

Weiters wird benötigt:

- Datenbücher TTL/CMOS
- Datenblatt GAL20V8
- 2 HD-Disketten der Shareware-Version von ABEL. DSK 361,362
- Dokumentation zu ABEL (on-line und ausgedruckt als LIT-94)
- Universal-Programmiergerät für GALs

Man benötigt einen Experimentierkasten zum Aufbau der Gatterlogik, ein GAL 20V8 sowie einen Programmer zum Erstellen des programmierten GAL. Es wird der Programmer ALL02 verwendet.

Weiterführende Unterlagen

- Programmierbare Logik und ihre Entwicklung, PI-Seminar, LIT-94, Balog, Prasky, Thorwartl
- Systematisierung der Programmialgorithmen für GAL-Bausteine und Aufbau eines GAL-Programmiergeräts, LIT-95, Pöschko

Bei der Übungsvorbereitung kann die gesamte Aufgabenstellung theoretisch und am Logik-Compiler im voraus erarbeitet werden. Bei der Übungsdurchführung wird die Gatterlogik aufgebaut und an Hand der Wahrheitstabelle überprüft. Beim GAL wird das JEDEC-File editiert und das GAL programmiert und ebenso wie bei der Gatterlogik getestet.

Für das Testen der sequentiellen Logik wird ein Logikanalysator verwendet, der bei der Übung erklärt wird. Die Ausarbeitung enthält für Kombinatorische Logik und Sequentielle Logik je:

- Aufgabenstellung
- Minimierung mit Rechenregeln
- Minimierung mit Karnaugh
- handeditiertes JEDEC-File
- Dokumentation als Ausgabe des ABEL-Kompilers
- JEDEC-File, Simulation

Kombinatorische Logik

Von der Idee zur Wahrheitstabelle

Diesen Schritt kann man dem Konstrukteur im allgemeinen nicht abnehmen. Die Aufgabe aber, aus der Wahrheitstabelle eine fehlerfreie Schaltung abzuleiten, wird mit vielen Methoden und Hilfsmitteln unterstützt. Wir kennen:

- Minimierung mit Rechenregeln
- Minimierung mit Karnaugh-Schema
- Programmierbare Logik mit Handprogrammierung
- Programmierbare Logik mit Logik-Compiler

Von der Wahrheitstabelle zur Realisierung

Das nachfolgende Beispiel für die kombinatorische Logik wird in allen Varianten konstruiert. Die Aufgabe der Gruppe ist ebenso auszuführen. Es gibt 4 Eingangsvariablen A, B, C, D und eine Ausgangsvariable X, um das Beispiel auch in Gatterlogik mit vertretbarem Aufwand realisieren zu können.

	D	C	B	A	X
0	0	0	0	0	0
1	0	0	0	1	0
2	0	0	1	0	0
3	0	0	1	1	0
4	0	1	0	0	1
5	0	1	0	1	0
6	0	1	1	0	1
7	0	1	1	1	0
8	1	0	0	0	0
9	1	0	0	1	0
10	1	0	1	0	1
11	1	0	1	1	1
12	1	1	0	0	0
13	1	1	0	1	0
14	1	1	1	0	1
15	1	1	1	1	1

Logische Gleichung

2 Alternativen:

- Disjunktion (ODER) aller Minterme (Minterm: ergibt für eine einzige Eingangskombination 1)
- Konjunktion (UND) aller Maxterme (Maxterm: ergibt für eine einzige Eingangskombination 0)

$$X = \overline{D} \& \overline{C} \& \overline{B} \& \overline{A} + \overline{D} \& \overline{C} \& B \& \overline{A} + \overline{D} \& \overline{C} \& B \& A + \overline{D} \& C \& B \& \overline{A} + \overline{D} \& C \& B \& A$$

Bei weniger 1en als 0en sind Minterme ein vorteilhafterer Ansatz, bei mehr 1en als 0en könnte man man Maxterme wählen (ist aber selten). Wie man auch beginnt, nach der Minimierung ergeben beide Ansätze dasselbe vereinfachte Ergebnis mit jeweils etwas unterschiedlichem Rechenaufwand.

Diese Gleichung kann - so wie sie ist - mit Standard-Logikbausteinen aufgebaut werden. Man benötigt eine ODER-Verknüpfung mit 6 Eingängen, 6 UND-Verknüpfungen mit 4 Eingängen sowie 4 Inverter. Mit Standardbausteinen ein erheblicher Aufwand, daher versucht man durch Anwendung der Rechenregeln einfachere Formen zu finden.

Minimierung mit Rechenregeln

Mit den Rechenregeln für logische Gleichungen kann die Anzahl der benötigten Bauelemente reduziert werden. Man hebt aus ähnlich aufgebauten Ausdrücken die gleichbleibenden Terme heraus und kann die verbleibenden Klammern wegen $X + /X = 1$ und $X \& /X = 0$ kürzen.

$$\begin{aligned}
 X &= /D \& C \& /A \& (/B + B) + \\
 & D \& /C \& B \& (/A + A) + \\
 & D \& C \& B \& (/A + A) = \\
 &= /D \& C \& /A + D \& B \& (C + /C) = \\
 &= /D \& C \& /A + D \& B
 \end{aligned}$$

Jetzt benötigt man nur mehr eine UND-Verknüpfung mit 2 und eine mit 3 Eingängen, ein ODER-Gatter mit 2 Eingängen und 2 Inverter.

Umwandlung in verfügbare Schaltkreise

Üblicher Weise bleiben bei Konstruktionen Gatter über, die durch geeignete Umformung der Gleichungen verwendbar werden. Typische Beispiele sind Umformungen auf NAND- oder NOR-Logik.

Dabei benutzt man am häufigsten den **Satz von de-Morgan**, der besagt, daß eine Funktion unverändert bleibt, wenn man die Ein- und Ausgangsgrößen negiert und die Rechenoperationen umkehrt.

Beispiel:

$$\begin{aligned}
 I &= J \& K = /(/J + /K) \\
 I &= J + K = /(/J \& /K)
 \end{aligned}$$


Wenn wir das auf unsere Funktion anwenden:

$$\begin{aligned}
 X &= /D \& C \& /A + D \& B = \\
 &= /(/(/D \& C \& /A) \& /(/D \& B))
 \end{aligned}$$


Jetzt besteht die Funktion lediglich aus NAND-Schaltkreisen.

Minimierung mit Karnaugh-Schema

Da die Minimierung mit den Rechenregeln fehleranfällig und prinzipiell unbeliebt ist, kam man auf die Idee, die Vereinfachung in einem grafischen Schema zu ermöglichen, welches implizit die Rechenregeln widerspiegelt. Dabei wird die Ausgangsvariable in einer quadratischen Anordnung in einer besonderen Reihenfolge angeschrieben. Eine Vereinfachung erkennt man an der Nachbarschaft von Einsen in diesem Schema, wobei auch Randeinsler als Nachbarn gelten, wenn man sich das Schema als Kugel vorstellt.



In den angegebenen Bereichen werden die betreffenden Variablen 1. Zusammenhängende Felder von Einsen werden durch UND-Verknüpfungen realisiert.



Die zugehörige vereinfachte Gleichung kann sofort angeschrieben werden:

$$X = B \& D + C \& /A \& /D$$

Dieses Schema funktioniert auf diese Weise am besten für 2, 3 oder 4 Variablen; für mehr Variablen ist es unübersichtlich, da man mehrere Quadrate zusammensetzen muß.


PLD (Programmable Logic Device)

Eine Programmierbare Logik versucht erst gar nicht mit der Minimierung zu beginnen (wenn die Logic-Compiler moderner Bauart das auch tun), sondern stellt von vornherein alle möglichen UND-Verknüpfungen der invertierten oder nicht-invertierten Eingangsvariablen zur Verfügung und verknüpft alle in einem ODER. Welche wirklich zum Zug kommen, bestimmt ein Programmiervorgang, der einmalig (maskenprogrammierbar oder kundenprogrammierbar) oder aber auch wiederholt (elektrisch löschbar) durchführbar ist.

- PLA** Programmable Logic Array maskenprogrammierbare
- FPLA** Field Programmable Logic Array kundenprogrammierbare

Da die Programmierung von PLAs ziemlich aufwendig ist, wurden vereinfachte Schaltungen PAL (Programmable Logic Array) geschaffen, deren ODER-Verknüpfung fest verdrahtet ist und nur die UND-Verknüpfungen programmierbar sind.

Die Grundschialtung ist:



Jedes x ist eine UND-Verknüpfung
Hier wurde folgende Gleichung realisiert:
 $Y = x0 \& /x1 \& /x2 \& /x3 + /x0 \& /x1 \& x2 \& x3 + x0 \& x2 \& /x3$

Die Art des Ausgangs und die Anzahl der möglichen Eingänge bedingt eine Vielzahl von Schaltkreisen. Bei den Ausgängen unterscheidet man:

- Einfache Ausgänge,
- Ausgänge mit Registern,
- Bidirektionale Ausgänge und
- Tri-State Ausgänge

Diese Vielfalt an Bausteinen bedingt auch gewisse Probleme in der Lagerhaltung und Besorgung, sodaß Schaltkreise mit größtmöglicher Zahl von Möglichkeiten geschaffen wurden:

Vergleichen Sie das mit unserer händischen Minimierung im Karnaugh-Diagramm: genau unser Ergebnis! Sie sehen, der Compiler wendet die Rechenregeln genauso an wie wir es tun, nur irrt er sich halt weniger oft und zur Realisierung der verschiedensten Gleichungen benötigt man nur einen einzigen IC. Bedenken Sie, daß in unserem Beispiel noch 7 weitere Funktionen gebildet werden könnten und daß noch 16 Eingänge zur Beschaltung frei sind und mit diesen auch von unserem Beispiel völlig unabhängige Funktionen realisierbar sind.

Sequentielle Logik

Bei zeitlich wechselnden logischen Beziehungen, deren aktueller Zustand von der Vorgeschichte abhängt, spricht man von sequentieller Logik. Das Grundelement sequentieller Logik ist ein JK-(oder D-)Flip-Flop, dessen Eingänge entsprechend der gewünschten Ausgangslage für jeden inneren Zustand des Schaltwerkes bestimmt werden. Jedem Eingang (D oder J oder K) wird eine Logik vorgelagert, deren Eingänge die Ausgänge der verwendeten Flip-Flops und zusätzliche Bedingungs-eingänge von außen sind. Die Flip-Flops speichern einen Zustand, der Wechsel von einem Zustand zum nächsten wird durch die Art der Logik festgelegt.

Die einfachste Verdrahtung ist die ohne zusätzliche Logik: ein Frequenzteiler, mit bewerteten Ausgängen auch Binärzähler genannt. Da die Ausgänge einer Stufe mit dem Takteingang der nächsten Stufe verbunden werden, handelt es sich um einen Asynchrone Zähler. Schaltwerke werden dagegen im allgemeinen mit einem gemeinsamen Takt betrieben, es sind synchrone Schaltwerke.

Binärzähler bis 5 mit Flip-Flops

Wie konstruiert man einen Zähler ganz allgemein? Wir probieren es für einen dreistufigen Binärzähler, der ausnahmsweise nur bis fünf statt bis sieben zählen soll und danach wieder bei Null beginnen soll. (Wie ein dreistufiger synchroner Binärzähler bis 7, also ohne vorzeitiges Ende, verdrahtet wird, entnehme man der Literatur.)

Wir nehmen als Bauelement ein J-K-Flip-Flop an.

C	B	A	Zustand	Karnaugh-Diagramm			
0	0	0	0	4	5	7	6
0	0	1	1		100		X
0	1	0	2			101	
0	1	1	3				111
1	0	0	4	0			
1	0	1	5				
1	1	0	6				
1	1	1	7				

Da wir nur drei Variable haben, reduziert sich das Karnaugh-Diagramm auf die Hälfte.

Wir müssen in jedem Zustand die Logik für die Eingänge J und K (oder D) bestimmen. Dazu ist es hilfreich zu wissen, wie sich J und K (oder D) verhalten sollen:

Qalt	Qneu	J	K	D
0	0	0	X	0
0	1	1	X	1
1	0	X	1	0
1	1	X	0	1

In der Vergleichstabelle wurde auch gleich die Bedingung für ein D-FF als Grundbauelement mitaufgenommen, da diese Bauform in den PALs oder GALs enthalten ist. Die Logik für ein D-FF ist etwas aufwendiger, da der zweite Steuereingang des JK-FF eine etwas flexiblere Programmierung zuläßt.

C	B	A	D0	J0	K0
0	0	0	1	1	x
0	0	1	0	x	1
0	1	0	1	1	x
0	1	1	0	x	1
1	0	0	1	1	x
1	0	1	0	x	1
1	1	0	x	x	x
1	1	1	x	x	x

J0		B			
4	5	7	6	C	
1	X	X	X	X	
100	101	111	110		
0	1	3	2	A	
1	X	X	1		
000	001	011	010		

C	B	A	D1	J1	K1
0	0	0	0	0	x
0	0	1	1	x	0
0	1	0	1	0	0
0	1	1	0	1	1
1	0	0	0	0	x
1	0	1	0	0	x
1	1	0	x	x	x
1	1	1	x	x	x

J1		B			
4	5	7	6	C	
0	0	X	X	X	
100	101	111	110		
0	1	3	2	A	
0	0	1	0		
000	001	011	010		

C	B	A	D2	J2	K2
0	0	0	0	0	x
0	0	1	0	0	x
0	1	0	0	0	x
0	1	1	1	1	x
1	0	0	1	x	0
1	0	1	0	x	1
1	1	0	x	x	x
1	1	1	x	x	x

J2		B			
4	5	7	6	C	
X	X	X	X	X	
100	101	111	110		
0	1	3	2	A	
0	0	1	0		
000	001	011	010		

J2 = A & B

D0		B			
4	5	7	6	C	
1	0	X	X	X	
100	101	111	110		
0	1	3	2	A	
1	0	0	1		
000	001	011	010		

D0 = /A

K0		B			
4	5	7	6	C	
X	1	X	X	X	
100	101	111	110		
0	1	3	2	A	
X	1	1	1		
X000	001	011	010		

K0 = 1

D1		B			
4	5	7	6	C	
0	0	X	X	X	
100	101	111	110		
0	1	3	2	A	
0	1	1	1		
000	001	011	010		

D1 = A & /B & /C + /A & B

K1		B			
4	5	7	6	C	
X	X	X	X	X	
100	101	111	110		
0	1	3	2	A	
X	X	1	0		
X000	001	011	010		

K1 = A

D2		B			
4	5	7	6	C	
1	0	X	X	X	
100	101	111	110		
0	1	3	2	A	
0	0	1	0		
000	001	011	010		

D2 = A & B + /A & C


K2		B			
4	5	7	6	C	
0	1	X	X	X	
100	101	111	110		
0	1	3	2	A	
X	X	X	X		
X000	001	011	010		

K2 = A

Zustandsdiagramm


Sehr anschaulich kann der Ablauf auch in einem Zustandsdiagramm dargestellt werden.

0->1->2->3->4->5->0->1->2->3->4->5->0->...



In unserem einfachen Beispiel gibt es als Variablen lediglich die Ausgänge der Flip-Flops selbst, man kann aber genauso gut weitere Bedingungen dazunehmen, etwa einen zusätzlichen Schalter, der bewirken soll, daß ein bestimmter Zustand zum Wartezustand wird.

Warten, wenn Bedingung
0->1->2->3->4->5->0->1->2->3->3->3->3->3->3->3->3->3->4->5->0->...



oder daß der normale Zählzyklus von 0->1->2->3->4->5->0... auf 0->1->2->0->1->2... geändert wird usw.

